Ejercicio 1
En esta publicación se presenta el código implementado en VHDL, el cual permite realizar la detección de una secuencia de entrada por medio de una máquina de estados.
A continuación se presenta la prueba de ejecución y posteriormente se muestra el código implementado,
Ejercicio 2
Diagrama de bloques del proyecto
Esquema de archivos en Xilinx
Esquemático
Simulación del sistema completo implementado
Archivos
コメント